XC2C64A-7VQG100C IC CPLD 64MC 6.7NS 100VQFP

説明

CoolRunner-II 64 マクロセル デバイスは、高性能アプリケーションと低消費電力アプリケーションの両方向けに設計されています。これにより、ハイエンド通信機器の省電力とバッテリ駆動デバイスの高速化が実現します。低消費電力スタンバイと動的動作により、システム全体の信頼性が向上します。このデバイスは、低消費電力の Advanced Interconnect Matrix (AIM) によって相互接続された 4 つの機能ブロックで構成されています。AIM は、各機能ブロックに 40 の真および補数入力を供給します。機能ブロックは、40 x 56 の P ターム PLA と 16 個のマクロセルで構成され、組み合わせまたは登録モードの動作を可能にする多数の構成ビットが含まれています。さらに、これらのレジスタはグローバルにリセットまたはプリセットでき、D または T フリップフロップまたは D ラッチとして設定できます。マクロセルごとに構成された、グローバルおよびローカル積項タイプの両方の複数のクロック信号もあります。出力ピン構成には、スルー レート制限、バス ホールド、プルアップ、オープン ドレイン、およびプログラマブル グラウンドが含まれます。シュミット トリガ入力は、入力ピンごとに使用できます。マクロセルの出力状態を保存するだけでなく、マクロセル レジスタを「直接入力」レジスタとして構成して、入力ピンからの信号を直接保存することもできます。クロッキングは、グローバルまたは機能ブロック単位で利用できます。同期クロック ソースとして、すべての機能ブロックで 3 つのグローバル クロックを使用できます。マクロセル レジスタは、ゼロまたは 1 状態にパワーアップするように個別に設定できます。操作中に選択したレジスタを非同期的にセットまたはリセットするためのグローバル セット/リセット制御ラインも利用できます。追加のローカル クロック、同期クロック イネーブル、非同期セット/リセット、および出力イネーブル信号は、マクロセルごとまたは機能ブロックごとに積項を使用して形成できます。DualEDGE フリップフロップ機能も、マクロセル単位で利用できます。この機能により、低周波数クロッキングに基づいた高性能同期動作が可能になり、デバイスの総消費電力を削減できます。CoolRunner-II 64 マクロセル CPLD は、標準の LVTTL および LVCMOS18、LVCMOS25、および LVCMOS33 と I/O 互換性があります。このデバイスは、シュミット トリガー入力の使用と互換性のある 1.5VI/O です。電圧変換を容易にするもう 1 つの機能は、I/O バンキングです。CoolRunner-II 64A マクロセル デバイスには 2 つの I/O バンクがあり、3.3V、2.5V、1.8V、および 1.5V デバイスと簡単にインターフェイスできます。