OMAPL138EZWTD4 IC MPU OMAP-L1X 456MHZ 361NFBGA

説明

OMAP-L138 C6000 DSP+ARM プロセッサは、ARM926EJ-S と C674x DSP コアに基づく低電力アプリケーション プロセッサです。このプロセッサは、TMS320C6000™ プラットフォームの DSP の他のメンバーよりも大幅に低い電力を提供します。このデバイスにより、相手先商標製造会社 (OEM) および相手先商標製造会社 (ODM) は、完全に統合された混合プロセッサ ソリューションの最大限の柔軟性を通じて、堅牢なオペレーティング システム、豊富なユーザー インターフェイス、および高いプロセッサ パフォーマンスを備えたデバイスを迅速に市場に投入できます。このデバイスのデュアルコア アーキテクチャは、高性能 TMS320C674x DSP コアと ARM926EJ-S コアを組み込んだ、DSP と縮小命令セット コンピュータ (RISC) テクノロジの両方の利点を提供します。ARM926EJ-S は、32 ビットまたは 16 ビットの命令を実行し、32、16、または 8 ビットのデータを処理する 32 ビット RISC プロセッサ コアです。コアはパイプラインを使用して、プロセッサとメモリ システムのすべての部分が継続的に動作できるようにします。ARM9 コアには、コプロセッサ 15 (CP15)、保護モジュール、およびテーブル ルックアサイド バッファを備えたデータおよびプログラム メモリ管理ユニット (MMU) があります。ARM9 コアには、個別の 16 KB 命令キャッシュと 16 KB データ キャッシュがあります。どちらのキャッシュも、仮想インデックス仮想タグ (VIVT) との 4 ウェイ アソシエティブです。ARM9 コアには、8KB の RAM (ベクター テーブル) と 64KB の ROM もあります。デバイスの DSP コアは、2 レベルのキャッシュ ベースのアーキテクチャを使用します。レベル 1 プログラム キャッシュ (L1P) は 32 KB のダイレクト マップ キャッシュであり、レベル 1 データ キャッシュ (L1D) は 32 KB の 2 ウェイ セット アソシアティブ キャッシュです。レベル 2 プログラム キャッシュ (L2P) は、プログラムとデータ空間の間で共有される 256 KB のメモリ空間で構成されます。L2 メモリは、マップされたメモリ、キャッシュ、またはこの 2 つの組み合わせとして構成できます。DSP L2 は ARM9 およびシステム内の他のホストからアクセスできますが、DSP のパフォーマンスに影響を与えることなく、追加の 128KB の RAM 共有メモリを他のホストが使用できます。